Архитектура SPARC

April 9, 2010 by admin Комментировать »

Аббревиатура SPARC образована от словосочетания Scalalable Processor ARChi-tecture, что в переводе означает наращиваемая архитектура процессора. Это специ­фикация системы команд процессора, не зависящая от их аппаратной реализации. Более того, SPARC представляет собой открытую архитектуру, благодаря чему не только Sun Microsystems, но и другие компьютерные компании могут реализовы-вать ее систему команд.

Впервые спецификация архитектуры Sun была опубликована в 1987 году. В ее основу легли разработки, проводившиеся в начале восьмидесятых годов учеными Калифорнийского университета, Беркли. В этом проекте впервые было введено понятие компьютера с сокращенным набором команд и появилась соответствую­щая аббревиатура RISC. На основе этой архитектуры совместно с несколькими производителями процессорных микросхем корпорация Sun создала множество процессоров, обладающих различной производительностью. Спецификация ар­хитектуры SPARC контролируется международным консорциумом, который пе­риодически выпускает ее усовершенствованную версию. Последняя версия назы­вается SPARC-V9.

Система команд архитектуры SPARC строго соответствует принципу RISC. В ее спецификации описывается процессор с 64-разрядными адресами памяти. Все команды имеют длину 32 разряда. Поддерживаются целочисленные команды и команды с плавающей запятой.

Существует два регистровых файла: для целочисленных данных и для данных с плавающей запятой. Целочисленные регистры имеют длину 64 разряда. Их ко­личество зависит от реализации и варьируется от 64 до 528. В процессорах SPARC используется схема, называемая окнами регистров. В каждый момент прикладная программа видит только 32 регистра с именами от R0 до R31. Первые восемь — это глобальные регистры, которые доступны всегда. Остальные 24 реги­стра локальны для текущего контекста.

Регистры с плавающей запятой имеют длину 32 разряда, поскольку, согласно стандарту IEEE (см. главу 6), такова длина чисел с плавающей запятой одинарной точности. В системе предусмотрены команды с плавающей запятой для операций с двойной и четверной точностью. Для хранения операндов двойной точности ис­пользуются два последовательных регистра с плавающей запятой, а для хранения операндов четверной точности — четыре регистра. В общей сложности процессор содержит 64 регистра, от F0 до F63. Операнды одинарной точности хранятся в ре­гистрах с F0 по F31, а операнды двойной точности — в регистрах FO, F2, F4,…, F63. Регистры FO, F4, F8, …, F60 предназначены для операндов четверной точности.

Любишь деньги, посмотри советы про заработок на файлообменниках.

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты