Экономичный стабилизатор напряжения с высоким КПД 93%

March 7, 2011 by admin Комментировать »

Предлагаемая схема стабилизатора (рис.1) имеет высокий КПД — порядка 93% (при токе нагрузки 20 мА) и потребляемый ток — всего 0,7 мА. Это достигается тем, что стабилизатор построен по схеме “с малым напряжением потерь”, и в качестве элемента стабилизации применен аналог низковольтного стабилитрона. Минимальный ток стабилизации, по утверждению автора – «Аналоги низковольтных стабилитронов – схемы, описания, справочные материалы», составляет 0,1 мА.

Стабилизатор построен по компенсационной схеме. С аналога низковольтного стабилитрона на VT1, VT2 опорное напряжение 1,25 В подается на неинвертирующий вход дифференциального каскада (VT3), на инвертирующий вход (VT4) которого подается напряжение с делителя напряжения, подключенного к выходу стабилизатора. Сигнал рассогласования поступает на регулирующий транзистор VT5. Регулирующий транзистор включен по схеме с общим эмиттером по отношению к нагрузке.

В данной схеме включения минимальное падение напряжения на транзисторе составляет 0,2 В. Поэтому минимальная разность между входным и выходным напряжениями стабилизатора равна этой величине. Конденсатор С3 необходим для предотвращения релаксационных колебаний. Сборочный чертеж и рисунок печатной платы приведены соответственно на рис.2 и 3. Данный стабилизатор используется в портативной радиостанции личного пользования.

Источник: О.Белоусов, журнал “Радиолюбитель”.

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты