Постоянные времени и транзисторы

December 24, 2011 by admin Комментировать »

На рис. 10.7 время нарастания и время спада у простой ЛС-цепи одинаковы, падающая экспонента разряда просто является инвертированной версией нарастающей экспоненты процесса заряда. Так всегда бывает в линейных ЛС-цепях, но очень редко бывает справедливо, когда транзистор работает в режиме переключения, а в нагрузке присутствует значительная емкость.

На рис. 10.9 показан типичный пример транзисторного переключателя с емкостью С, включенной в нагрузку. Если начать с запертого состояния транзистора, то увых равно Vcc и емкость С заряжена до этого же напряжения. Когда транзистор открывается, он представляет собой очень малое сопротивление. В зависимости от тока базы мгновенное значение коллекторного тока может доходить до 100 мА, так что емкость С разряжается быстро и время спада мало.

Рис. 10.9. Переключающая схема на транзисторе (формирователь прямоугольных сигналов) с емкостной нагрузкой.

Однако, когда транзистор запирается, он больше не участвует в работе, поэтому конденсатор С заряжается через резистор нагрузки R с относительно большой постоянной времени RC, и время нарастания напряжения оказывается большим. Рисунок 10.10 иллюстрирует форму напряжения, получаемого в этом случае. Если в схеме, приведенной на рис. 10.9, емкость конденсатора С равна 10 нФ, то эффект будет наглядно проявляться на частотах около 500 Гц. Общее правило для активных переключающих схем состоит в том, что отпирание происходит почти всегда быстрее запирания.

Рис. 10.10. Форма напряжения на выходе переключающей схемы с емкостной нагрузкой.

17 з-ббз

Рис. 10.11. Переключающая схема, использующая метод активного вытягивания.

На рис. 10.11 показан метод преодоления медленного запирания посредством так называемого активного вытягивания. Этот способ, стандартный для цифровых логических схем, реализуется в данном случае на паре комплементарных транзисторов. Положительное входное напряжение открывает п-р-n-транзистор и запирает /)-и-/)-транзистор, нулевое или отрицательное входное напряжение отпирает p-n-p-транзистор и запирает n-p-n-транзистор. Таким образом, как при подъеме, так и при спаде напряжения всегда имеется отпирающийся транзистор, через который происходит заряд или разряд емкости нагрузки, и поэтому переключение происходит быстро. В эмиттер -я-^-транзистора включен резистор 100 Ом для ограничения пикового тока, протекающего во время переключения, когда оба транзистора проводят одновременно; иначе транзисторы будут создавать короткозамкнутую цепь для источника питания, что может быть опасно как для транзисторов, так и для источника питания.

В большинстве логических ИС применяется активное вытягивание. В популярной серии логических схем 74НС на каждом выходе стоит комплементарная пара МОП-транзисторов, в то время как в серии 74LS (аналог серии 555. — Примеч. перев.) применена пара биполярных n-p-n-транзисторов, запитываемых противофазно, так что один транзистор открыт, когда другой заперт.

Литература: М.Х.Джонс, Электроника — практический курс Москва: Техносфера, 2006. – 512с. ISBN 5-94836-086-5

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты