Сложение двоичных чисел

December 19, 2011 by admin Комментировать »

Сложение чисел лежит в основе работы арифметического блока компьютера или калькулятора. В конструкции двоичного сумматора нет ничего сложного; действительно, его можно собрать из логических элементов, состоящих из дискретных компонентов, показанных на рис. 13.4.

На рис. 13.9 изображен полусумматор, на входы которого поступают одноразрядные двоичные числа, называемые, как правило, битами; схема выдает бит суммы и необходимую цифру переноса. Например, если применить обычное в двоичной арифметике представление, то

1+0=1

дает равный 1 бит суммы и нулевой перенос, тогда как

1 + 1 = 10

дает бит суммы, равный нулю, а бит переноса, равный 1. Заметим, что основание счета 2 делает 1 максимально допустимым значением в одном разряде.

Рис. 13.9. Схема полусумматора (ИСКЛЮЧАЮЩЕЕ ИЛИ).

Если сигнал переноса не используется, то полусумматор называют схемой ИСКЛЮЧАЮЩЕЕ ИЛИ, «неравенства» или «несовпадения». Происхождение этих названий обусловлено тем, что выход равен нулю всякий раз, когда оба входа имеют один и тот же логический уровень, и на выходе появляется 1, когда входные сигналы различны. Обычная схема ИЛИ, рассмотренная раньше, называется схемой ВКЛЮЧАЮЩЕЕ ИЛИ; у нее логическая 1 появляется на выходе, если один или оба входа имеют значение 1. На рис. 13.10 показаны условные обозначения, позволяющие различать ИСКЛЮЧАЮЩЕЕ ИЛИ и обычное ИЛИ, а также их таблицы истинности.

Для полноценного двоичного суммирования требуется полный сумматор: ему на вход поступают два одноразрядных двоичных числа и, кроме

Рис. 13.10. Условные обозначения и таблицы истинности для:

а — элемента обычного ИЛИ; б — элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

того, бит переноса, а на выходе возникает бит суммы и бит переноса в следующий разряд. Один из способов построения полного сумматора состоит в применении двух полусумматоров и элемента ИЛИ, как показано на рис. 13.11. На рис. 13.12 приведена таблица истинности полного сумма-

Рис. 13.11. Схема полного сумматора.

 

Рис. 13.12. Таблица истинности полного сумматора.

Рис. 13.13. Параллельный сумматор двух 4-разрядных двоичных чисел.

тора; ее можно проверить с помощью таблиц истинности отдельных логических элементов.

Сложение двух многоразрядных двоичных чисел можно выполнить с помощью параллельной цепочки сумматоров, как показано на рис. 13.13, где одно 4-разрядное число А4А3А2А1 суммируется с другим числом В4В3 В2 Вх; в каждом случае Ах и Вх представляют собой младшие значащие разряды (коэффициенты при 2°). Параллельное суммирование просто означает, что все цифры представлены одновременно, а не в виде последовательности импульсов. Последний вариант называется последовательным суммированием, и он намного медленнее, чем параллельное суммирование. В схеме на рис. 13.13 во всех разрядах, за исключением младшего, должны быть полные сумматоры, для того чтобы учитывать бит переноса из предыдущего разряда. Заметим также, что бит переноса из старшего разряда сумматора становится старшим разрядом результата (iS^).

Двоичная арифметика более полно обсуждается в следующей главе в качестве вступления перед рассмотрением микроЭВМ.

Литература: М.Х.Джонс, Электроника — практический курс Москва: Техносфера, 2006. – 512с. ISBN 5-94836-086-5

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты