Оперативное запоминающее устройство (ОЗУ)

January 26, 2012 by admin Комментировать »

В разд. 13.10 и 13.11 было рассказано о том, как применяются триггеры для хранения битов и как можно триггеры объединить в регистр для запоминания целых байтов. Роль запоминающего устройства может играть регистр сдвига, сквозь который по цепочке триггеров можно проталкивать данные, но он в своей обычной форме является, по существу, памятью последовательного действия, в которой реализуется принцип «первым вошел — первым вышел» (First In First Out, FIFO). Обычно данные используются в порядке, отличном от того, в каком они были запомнены; поэтому необходима память с произвольной выборкой (Random Access Memory, RAM) (называемая также оперативным запоминающим устройством, ОЗУ. — Примеч. перев.).

На одном кристалле можно изготовить в виде решетки миллионы триггеров, обеспечив возможность прямого доступа к любому из них, то есть к ячейке памяти, для записи или чтения. Это достигается присвоением каждой ячейке ее индивидуального адреса точно так же, как мы обсуждали это в связи с организацией шины данных. На рис. 14.9 показано, как можно использовать 1)-триггер в качестве ячейки ОЗУ. Сигнал на общий выход данных поступает от отдельных ячеек памяти через открытый коллектор или с выхода с тремя состояниями. Каждая ячейка выбирается логической 1 с выхода ее собственного дешифратора адреса, а логические элементы И и

Рис. 14.9. Статическое ОЗУ с однобитовыми ячейками.

И-НЕ обеспечивают выполнение команды записи или вывод состояния триггера соответственно.

Самый распространенный тип памяти даже проще, чем только что описанное статическое ОЗУ (Static RAM, SRAM) с триггерами в ячейках. В динамическом ОЗУ (Dynamic RAM, DRAM) двоичное число хранится временно в виде заряда на затворе МОП-транзистора, так что реальная схема оказывается в результате очень компактной. Такая ячейка памяти представлена на рис. 14.10; Tv Т2 и Т3 являются МОП-транзисторами с индуцируемым каналом. Когда сигнал на соответствующей адресной линии принимает активное значение одновременно со входным сигналом записи, высокий логический уровень с выхода схемы И отпирает транзистор Tv в результате чего происходит заряд или разряд емкости С согласно тому, каков уровень сигнала на входе данных — высокий или низкий (обычно роль емкости С играет паразитная емкость затвора транзистора Т2). Если емкость С заряжена, то транзистор Т2 открыт и его сток имеет низкий потенциал. Когда происходит обращение к этой ячейке, транзистор Тг также открыт, соединяя выходную шину, организованную по принципу «монтажное И», со сто-

Рис. 14.10. Ячейка динамического ОЗУ на один бит.

ком транзистора Т2 и создавая на ней низкий уровень, когда С заряжен (когда на входе данных высокий уровень). Правильная полярность восстанавливается с помощью инвертора на выходе. Заряд на емкости С не может оставаться бесконечно долго, поэтому необходим цикл регенерации, который состоит в чтении из каждой ячейки и перезаписи и который обычно осуществляется каждые 2 мс. Как правило, эта процедура выполняется центральным процессором, но иногда бывает встроена в саму ИС памяти. (В настоящее время регенерация практически всегда происходит без учас тия центрального процессора. — Примеч. перев.) Несмотря на это дополнительное усложнение, динамическое ОЗУ имеет меньшие размеры и дешевле, чем статическое ОЗУ; у динамического ОЗУ степень интеграции составляет до 256 Мбит на кристалл. Основной областью применения статических ОЗУ являются энергонезависимые запоминающие устройства, в которых обычно используются КМОП-схемы ради экономии мощности, потребляемой в режиме покоя, и батареи в качестве резервного источника питания для сохранения данных, когда компьютер выключен из сети.

В типичном случае память микроЭВМ может хранить от 3 до 64 Мбайт и даже больше. Если бы было необходимо к каждому биту обращаться по своему адресу, то для этого потребовался бы громоздкий дешифратор адреса с миллионами выходов. Поэтому для удобства память бывает обычно разбита на байты и имеет матричную структуру, в рамках которой используется один дешифратор адреса для строк и один дешифратор адреса для столбцов; при этом требуемое число выходов дешифратора адреса резко сокращается.

Память в компьютере, как правило, бывает распределена для различных целей: для хранения программы или данных, видеопамять и др.; это распределение имеет форму указателя адресов, называемого картой распределения памяти, которая отсылает программиста к соответствующим адресам.

Литература: М.Х.Джонс, Электроника — практический курс Москва: Техносфера, 2006. – 512с. ISBN 5-94836-086-5

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты