Синхронный RS-триггер

January 26, 2012 by admin Комментировать »

Существенной чертой большинства последовательностных логических систем является необходимость осуществлять переходы в определенные моменты времени. Обычно это достигается с помощью регулярной последовательности тактовых импульсов, которые управляют последовательностью событий подобно дирижеру оркестра, поддерживающему ритм своей палочкой, чтобы все музыканты сохраняли такт во время исполнения музыкального произведения.

На рис. 13.21 показан /^-триггер, устроенный так, что он может изменять свое состояние только тогда, когда входные тактовые импульсы (Clock Pulse, CP) принимают значение логической 1. Пока на входе CP действует логический 0, каждая из схем И имеет на входе по 0; таким образом, оба входа S’ и R’ базового триггера удерживаются на уровне логического 0, и

поэтому значение выходных сигналов Q и Q не может измениться. Но, как только на входе CP появляется логическая 1, у каждой схемы И на одном из входов будет высокий уровень, так что логические уровни с внешних входов S и R передаются на триггер, и теперь его состояние будет устанавливаться в соответствии с таблицей истинности ^-триггера, приведенной на рис. 13.20. Таким образом, синхронный (или тактируемый) ^-триггер не может реагировать на состояние входов S и R, пока не появится тактовый импульс. Заметим, однако, что любые изменения на входах S и R в то время, когда на тактовом входе имеется высокий уровень, будут сразу же приводить к изменению значений выходных сигналов Q и Q. Поэтому такой триггер называют прозрачной защелкой, поскольку выходы могут нецосред-

Рис. 13.21. Синхронный ^-триггер.

ственно «видеть» входы в течение всего времени, пока логическая 1 присутствует на тактовом входе. «Моментальный снимок» мгновенной комбинации значений входных сигналов S и R сохраняется, или защелкивается, на

выходах Q и Q на момент времени, когда тактовый сигнал возвращается к значению логического 0.

Дополнительные входы установка и сброс, на которых нормально поддерживается значение логического 0, обеспечивают непосредственную реализацию собственной способности триггера устанавливаться в единичное состояние или сбрасываться путем использования дополнительных входов у элементов ИЛИ-НЕ. Полезным свойством любого синхронного триггера является возможность устанавливать его состояние независимо от тактового сигнала путем кратковременного подъема напряжения на соответствующем входе до уровня логической 1.

Литература: М.Х.Джонс, Электроника — практический курс Москва: Техносфера, 2006. – 512с. ISBN 5-94836-086-5

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты