ТЕСТЕР ДЛЯ ПРОВЕРКИ ТРИГГЕРОВ

Описываемый тестер предназначен для проверки работоспособности D- и JK-триггеров транзисторно-транзисторной логики.       .

Принцип проверки заключается в сравнении сигналов испытуемой и образцо­вой микросхем. Результат сравнения отображается тремя лампами накаливания. Одна из них индицирует исправность микросхемы, а две других — неисправность. Если неисправен JK-триггер, то светятся две лампы, если один из D-триггеров (в корпусе микросхемы расположены, как правило, два триггера), то только одна, определенная лампа.

Тестер (рис. 1) состоит из образцовых микросхем D4, D6, генератора импуль­сов G1, делителя частоты D1, распределителя D2 и разделителя D3 импульсов, инверторов D5, D7, D10, D12, узлов сравнения D13-D15 и контроля входов D8 JK-триггера и блока индикации D16.

Генератор вырабатывает прямоугольные импульсы с частотой следования око­ло 1 МГц. Они поступают на входы синхронизации. С проверяемых (D9, D11) и об­разцовых триггеров и через делитель частоты на вход распределителя импульсов. Последний формирует комбинации импульсов (десять для проверки JK-триггеров и по пять для проверки каждого из двух D-триггеров), которые подаются на соот­ветствующие входы испытуемого и образцового триггеров. Так как частота им­пульсов на входах С выше, чем на остальных входах, происходит многократная проверка триггеров при каждой комбинации.    ‘

Рис. 1

Таблица

Состояние распредели­теля импульсов	Проверяемый вход
	.JK-триггера	0-триггера
1	Я	R
2	5	S
3	С	D(. 1»)
4	J1	D(«0»)
5	J2	С
6	J3	R
7	К1	S
8	кг	0(* 1»)
9	КЗ	D(*0»)
10	J, к	с

Для проверки на каждый вход в момент, определяемый распределителем импульсов, поступает логический «0». Порядок проверки триггеров при веден в таблице.

В первые два такта распредели­теля проверяются установочные вхо­ды JK-триггера, в третьем — им­пульсы подаются только на вход С (триггер работает в счетном режи­ме), в последующих трех проверя­ются входы J, с седьмого по девя­тый — входы K и в последнем — вхо­ды J и К одновременно.

При испытании микросхемы с D-триггерами в первые два такта также проверяются установочные входы одного D-триггера, в третьем и четвертом — вход D, подавая соот­ветственно на него логическую «1» и логический «0», в пятом — триггер переводят в счетный режим работы (вход С че­рез узел обратной связи подключается к инверсному выходу триггера). В шестом — десятом тактах аналогично проверяется второй D-триггер.

Сигналы с выходов каждой пары образцового и проверяемого триггеров посту­пают в свой блок сравнения, в которых для выявления возможного несоответствия производится суммирование сравниваемых импульсов по модулю 2.

Так как возможны короткие замыкания входов J и К в JK-триггерах, которые нельзя обнаружить, сравнивая только выходные сигналы образцового и испыту­емого триггеров, в прибор введен специальный узел контроля входов. Он подклю­чен к входам Jи К проверяемого триггера. Этот узел представляет собой два трех­входовых сумматора (соответственно для трех входов J и трех K), у которых вы­ходы переноса объединены элементом «ИЛИ».

Сигналы с узла контроля входов так же, как и с каждого блока сравнения, посту­пают в блок индикации. Сигнал неисправности представляет собой серии импуль­сов, и для того, чтобы скважность импульсов (зависит от характера неисправ­ности) не влияла на яркость свечения индикаторных ламп, на входе блока индика­ции включены интеграторы.

Принципиальная схема тестера показана на рис. 2.

Генератор импульсов выполнен на микросхеме D34. Он состоит из трех инвер­торов, соединенных по кольцевой схеме, и формирователя фронта и спада им­пульсов. Частота генерируемых импульсов определяется резисторами R1, R2 и конденсатором С1.

Делитель частоты представляет собой трехразрядный счетчик на микросхемах D13, D16 и D18.

Распределитель импульсов, состоящий из десяти JK-триггеров D8, D11, D15, D17, D19, D21-D23, D26 и D30, выполнен по кольцевой схеме (выходы распреде­лителя через элементы D12 и D24 соединены со входом). Образцовая и проверя­емая микросхемы подключены к распределителю импульсов через элементы D2, D3, D10, D20, D31, D32 разделителя.

Узлы сравнения выполнены на элементах «2И-ИЛИ-НЕ» (D7, D29 — для JK-триггеров и D35, D36.1, D37 — для D-триггеров). Узел обратной связи собран на микросхемах D27, D28, а узел контроля на входах — на элементах D1, D21 и D5.

Блок индикации состоит из интеграторов, включающих в себя диоды V5, V6, конденсаторы С4, С5 и инверторы D36.2, D36.3, логических элементов «4И-НЕ» с открытым коллектором (D36, D39), к которым подключены индикаторные лампы Н1-НЗ, и элемента « 2 – 2 И – И Л И – Н Е» (D29.2), необходимого для включения лампы Н2 в случае поступления сигнала неисправности с выхода микросхемы D36.2 или D36.3.          .

Проверку микросхем производят в следующем порядке. Испытуемую микро­схему вставляют в соответствующую колодку (Х1 или Х2) и нажимают на кнопку S1 или S2 в зависимости от типа проверяемого триггера. Результат проверки практи­чески мгновенно отображается индикаторными лампами.

В заключение следует сказать, что принципы, заложенные в приборе, можно легко использовать для проверки и других микросхем ТТЛ или ДТЛ с малой сте­пенью интеграции, а также многих микросхем со средней степенью интеграции, например, счетчиков, дешифраторов, сдвигающих регистров и т. д.

Журнал «Радио»,1978,№2,с.42

Источник: Измерительные пробники. Сост. А. А. Халоян.— М.: ИП РадиоСофт, ЗАО «Журнал «Радио», 2003.— 244 с: ил.— (Радиобиблиотечка. Вып. 20)

• Предыдущая запись: ИЗМЕРЕНИЕ ПАРАМЕТРОВ ТОНКОПЛЕНОЧНЫХ ПОЛУПРОВОДНИКОВЫХ СТРУКТУР С ПОМОЩЬЮ МИЛЛИМЕТРОВЫХ волн
• Следующая запись: ИССЛЕДОВАНИЕ ХАОТИЧЕСКОЙ СИНХРОНИЗАЦИИ ДВУХ СВЯЗАННЫХ АКТИВНЫХ ЭЛЕКТРОННО-ВОЛНОВЫХ СРЕД С КУБИЧНОЙ НЕЛИНЕЙНОСТЬЮ

Похожие посты:

• ОХРАННАЯ СИГНАЛИЗАЦИЯ ДЛЯ МОТОЦИКЛА (0)
• ИНДИКАТОР НАПРЯЖЕНИЯ АККУМУЛЯТОРНОЙ БАТАРЕИ НА МИКРОСХЕМЕ МАХ691А (0)
• ЗВУКОВОЕ УСТРОЙСТВО ДЛЯ МОТОЦИКЛА (0)
• ЧАСТОТНЫЙ ДЕТЕКТОР HA МИКРОСХЕМЕ LM556 (0)
• УСТРОЙСТВО УПРАВЛЕНИЯ ГРОМКОГОВОРИТЕЛЕМ (0)
• БУФЕРНЫЙ УСИЛИТЕЛЬ ДЛЯ КОАКСИАЛЬНОГО КАБЕЛЯ (0)
• ПРИЕМНИК ДАННЫХ ДЛЯ ВОЛОКОННО-ОПТИЧЕСКИХ СИСТЕМ (0)