МЕТОД ГАРМОНИЧЕСКОГО БАЛАНСА В КОНТЕКСТЕ ФУНКЦИОНАЛЬНОЙ ВЕРИФИКАЦИИ

January 20, 2013 by admin Комментировать »

Сердюк Г. В., Шелковников Б. Н. Институт телекоммуникационных систем НТТУ «КПП» Индустриальный пер., 2, г. Киев, 03056, Украина e-mail: gserdyuk@gserdyuk.org

Аннотация – Описаны проблемы, связанные с верификацией систем связи и продемонстрирован подход для ко- симуляции цифровых и высокочастотных аналоговых цепей. Приведены требования к средствам моделирования для смешанных систем и цифровых коммуникационных трактов.

I.                                       Введение

Функциональная верификация становиться главенствующим компонентом проектов по разработке цифровой аппаратуры. Отмечается, что верификация часто является единственной наибольшей частью проекта, поглощая более половины персонала, времени и средств [1].

Верификация смешанных проектов и систем связи является особенно сложной. Настоящий доклад рассматривает один из применимых методов моделирования – метод гармонического баланса (ГБ) – в связи с задами сквозного моделирования и верификации систем связи.

II.         Функциональная верификация и уровни абстракции

Существуют различные типы верификации, используемые на различных стадиях проектирования и реализации новой системы. Это производственная верификация (тестирование образцов), функциональная верификация (верификация намерений), временная верификация. Каждая их них имеет свои цели и используется для определенных задач. Целью функциональной верификации является доказать, что проект будет работать так, как планировалось. Существует [4] четыре шага для достижения поставленной цели:

•            Определить намерения

•            Определить как функционирует проект

•            Сравнить результаты, чтобы убедиться что

они совпадают

•            Оценить уровень доверия к усилиям по вери

фикации.

Функциональная верификация основывается на возможности выполнить моделирование проекта под воздействием различных стимулов, наблюдая и анализируя корректность результатов.

Поведенческие модели обычно рассматриваются как наивысший уровень абстракции. Цель этого представления – изучить базовую функциональность проекта и взаимодействие между частями системы. Более детальное представление называется уровнем межрегистровых переходов (RTL). Этот уровень может содержать множество программных компонент, но так же содержит части, имитирующие параллельную природу аппаратуры. На этом уровне используются специализированные языки описания аппаратуры, такие как VHDL или Verilog. Уровень представления логических элементов – самый нижний, использующийся в предварительном проектировании, но этот уровень все еще является значительной абстракцией, поскольку не описывает индивидуальные транзисторы.

III.        Смешанные сигналы и тракт связи

Описанные уровни абстракции корректны для цифровых систем, но в случае аналоговых и смешанных сигналов ситуация иная. Присутствие аналоговых блоков изменяет иерархию абстракций.

Традиционно, аналоговая верификация выполняется снизу вверх [2] и главный уровень описания для аналоговых устройств это уровень транзисторов. Поведение и режимы аналоговой цепи зависят не только от цепи, но и от окружения (воздействий и нагрузок). В этом контексте становиться важно уметь смешивать различные уровни представления в одном проекте и моделировать цифровые подсистемы на поведенческом уровне, а аналоговые – на транзисторном.

Поведенческое представление аналоговых блоков так же выглядит перспективным [5], поскольку позволяет значительно понизить размер решаемой задачи. Поведенческие модели аналоговых блоков имеют свою специфику: необходимо рассматривать непрерывное время, спектральные свойства (в СВЧ), параллелизм (даже одновременность) условий, что налагает дополнительные требования на используемые языки. VHDL-AMS [8] и Verilog-AMS [9] предоставляют механизмы для описания уравнений, которые выполняются во время работы блока или прибора. Подобные свойства имеет и SystemC-AMS [10].

Коммуникационные системы стоит выделить в особый кпасс, т. к присутствие сильно различающихся постоянных времени, распределенных час- тотно-зависимых элементов, высокой нелинейности некоторых узлов делает радиочастотные и СВЧ системы трудными для моделирования традиционными методами. Это привело к разработке специальных подходов [11]. Среди часто используемых: метод пристрелки, методы рядов Вольтерра, метод гармонического баланса и его производные.

IV.                   Требования к средствам моделирования

Поскольку верификация состоит в повторяющейся симуляции формализованного описания проекта, скорость анализа и способность представить важные аспекты проекта имеют первостепенное значение. Например, входной усилитель может быть представлен линейной моделью с учетом шумов, а смеситель потребует учета нелинейности транзистора или диода. При моделировании усилителя мощности, учет нелинейностей транзистора может существенно повилять на свойства тракта и должен рассматриваться как важный фактор при сквозном моделировании тракта. Поведенческое описание аналоговых блоков позволяет снизить размерность и сохранить функциональность. Т. о., использование языков описания аппаратуры которые позволяют описывать макромодели рассматривается как ценное [14].

Третья важная черта – использование VHDL- AMS и Verilog-AMS при моделировании аналоговой части. Эти языки широко распространены в цифроBOM проектировании и желание использовать их для аналоговых компонент естественно. Однако, они требуют некоторых расширений для представления особенностей аналоговых подсистем, таких как способности моделировать частотно-зависимые компоненты [12, 13].

Эти три фактора: скорость, способность строить поведенческие модели и использование общепринятых языков описания аппаратуры, рассматриваются как заслуживающие особого внимания.

Одним из средств для обеспечения совместного одновременного анализа цифровых и высокочастотных аналоговых подсистем является ко-симуляция. Подход, примененный к расчету радиочастотного тракта как части цифрового канала связи приведен в [15].

Полезна возможность построения макромодели, которая не требовала бы итерационной процедуры решения уравнений аналоговой цепи в каждой частотной точке. Этот подход разработан детально в [16,17], но предложенное решение основывается на рядах Вольтерра, что не позволяет адекватно представлять сильные нелинейности.

V.                                    Заключение

Приведен анализ задачи верификации проекта цифрового канала связи, описаны связанные с задачей проблемы, сформулированы требования к средствам построение моделей.

Так же продемонстрирована возможность использования модуляционного гармонического баланса совместно с синхронной моделью цифровой части для сквозного моделирования цифрового канала связи.

VI.                                  Литература

[1]  Andreas А. Meyer, Principles of Functional Verification, Elsevier Science, 2004

[2]  Wanted: Multilevel, Mixed-Signal Design Verification!, Electronic Design, Penton Media Inc., http://www. elecdesign. com/Articles/ArticlelD/4691/4691. html

[3]  Janick Bergeron, Writing Testbenches: Functional Verification of the HDL Models, Kluwer Press, 2003.

[4]  G. Bonfini, M. Chiavacci, R. Mariani, E. Pescari, Verification of Mixed-Signal Systems, http://www. embeddedstar. com/articles/2005/11/article20051107-1. html

[5]  ira Miiier, Behavioral Modeling in Industrial IC Design Experiences and Observations, BMAS Conf Proc., San Jose, California, 2004.

[6]  Peng Li and Lawrence T. Piieggi, Modeling Nonlinear Communication ICs Using a Multivariate Formulation, BMAS Conf Proc., San Jose, California, 2003.

[7]  Erik Norm ark. Lei Yang, Cherry Wakayama, Pavei Nikitin, and Richard Shi, VHDL-AMS Behavioral Modeling and Simulation of pi/4 DQPSK Transceiver System, BMAS Conf Proc., San Jose, California, 2004.

[8]  VHDL-AMS Language Reference Manual, IEEE Standard No. 1076.1-1999

2.        Veriiog-AMS Language Reference Manual, http://www. eda. org/verilog-ams/htmlpages/public-docs/lrm/2.2/AMS-LRM-2pdf

[9]   Christoph Grimm, Karsten Einwich Aiain Vachoux,, Sys- temC-AMS Requirements, Design Objectives and Rationale, DATE, Munich 2003, http://www. systemc-ams. org/documents/ CAMS_Reqs_DOs_Rat_03mar03. pdf

[10] Ken Kundert, Simulation Methods for RF Integrated Circuits, ICCAD Conf Proceedings, 1998.

[11] Gennady Serdyuk, Boris Sheikovnikov, VHDL-AMS Subset Usage for Harmonic Balance Circuit Simulation, TCSET Conf. Proc., Lviv-Slavsko, Ukraine, 2004.

[12] Gennady Serdyuk, Boris Sheikovnikov, VHDL-AMS Modeling for Harmonic Balance Circuit Simulation, MIKON Microwave Conf Proc., Warsaw, Poland, 2004.

[13] G. Serdyuk, B. Sheikovnikov, A. Sheikovnikov, Multilevel Simulation of Communication Link, CRIMICO Conf. Proc., Sebastopol, Ukraine, 2004.

[14] G. Serdyuk, B. Sheikovnikov, Mixed-Mode Simulation of RF Communication Link,, TELSIKS Conf Proc., Nis, Serbia and Montenegro, 2005.

[15] Piet Wambacq etai., High-level Simulation and modeling tools for mixed signal front-ends of wireless systems, Proc. of AACD, Spa, Belgium, March, 2002.

[16] http://www.rincon-eda.com

HARMONIC BALANCE TECHNIQUE IN CONTEXT OF FUNCTIONAL HARDWARE VERIFICATION

G. Serdyuk, B. Sheikovnikov, Telecommunication Systems Institute,

NTU «ΚΡΙ»

Industrlalnly per, 2, Kiev, 03056, Ukraine e-mall: gserdyuk@gserdyuk.org

Abstract – This paper describes problems related to verification of communication systems and demonstrates approach of digital and harmonic balance co-simulation

Functional verification has become major component of digital hardware designs. Different industry reviews notes, that verification often is single largest part of projects, taking more than half of overall staff time and funds [1]. Functional verification is based onto possibility to simulate design under different stimuli, observing and analyzing correctness of results. Usage of analog behavioral models and co-simulation allows end-to- end simulation and verification of digital communication links.

Specific features of analog blocks impose additional requirements to languages being used. VHDL-AMS [8], Verilog-AMS [9] and SystemC-AMS [10] provide mechanisms to describe equations, which are satisfied during device or block operation.

Simulation speed and ability to represent relevant design details are of paramount importance for simulation tools for RF/MW. Third distinct feature is usage of wide spread languages like VHDL-AMS or Verilog-AMS for analog part modeling. However, some additions are required to reflect particular features of analog subsystems, such as ability to model frequency-dependent components [12, 13].

These three factors: speed, ability to build behavioral analog models and usage of conventional HDLs are considered as worth of much attention in context of communication link verification.

Источник: Материалы Международной Крымской конференции «СВЧ-техника и телекоммуникационные технологии», 2006г. 

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты