КАСКОДНАЯ СХЕМА ПОСТРОЕНИЯ СВЧ УСИЛИТЕЛЕЙ МОЩНОСТИ НА ПОЛЕВЫХ ТРАНЗИСТОРАХ

February 16, 2013 by admin Комментировать »

Галдецкий А. В. ФГУП «НПП Исток» г. Фрязино, 141190, Россия тел.: 495-465-8620, e-mail: galdetskiy@mail.ru

Рис. 1. Схема и топология каскодного включения секций транзистора с частотнокомпенсированным делителем.

Аннотация – Рассмотрена возможность повышения усиления и уменьшения габаритов кристаллов мощных полевых СВЧ транзисторов и усилителей на их основе путем использования варианта каскодной схемы включения секций транзистора. Для двухступенчатой схемы выигрыш в усилении может достигать 3 дБ.

I.                                       Введение

в настоящее время мощные внутрисогласован- ные полевые СВЧ транзисторы, как правило, строятся по схеме суммирования мощности отдельных секций кристалла с помощью мостов Уилкинсона. Такое вкпючение секций обеспечивает идентичность их режимов и способствует эффективному суммированию мощностей. Однако оно имеет ряд недостатков. Усиление транзистора в целом не может превышать усиления отдельной секции. Расположение секций в один ряд приводит к значительным поперечным размерам кристалла, в то время как площадь, занимаемая собственно транзистором (мезой) не превышает 10 % площади кристалла. Параллельное соединение секций по постоянному току и связанное с этим увеличение тока потребления приводит к необходимости увеличения толщины подводящих проводников и росту габаритов источника питания. Для СВЧ сигнала такой многосекционный кристалл представляет очень низкоимпедансную цепь, что затрудняет согласование с трактом. Для преодоления указанных проблем привлекательно последовательное соединения секций кристалла (каскодная схема). Однако традиционная каскодная схема не позволяет обеспечить высокий КПД усилителя, поэтому мы модифицировали ее.

II.                    Каскодная схема секции

Особенностью данного варианта каскодной схемы (Рис.1) является использование частотнокомпенсиро- ванного делителя, задающего напряжения на каждой подсекции (этаже) данной схемы и позволяющего обоим транзисторам отпираться полностью.

Отметим простоту и компактность топологической реализации такой схемы в МИС: меза-резисторы задаются тем же шаблоном что и мезы, конденсаторы можно изготовить вместе с воздушными мостами. При этом по сравнению с традиционной топологией вдвое уменьшается число контактных площадок, отверстий, проволочек для разварки кристалла. Длина кристалла транзистора возрастает на длину пальца подсекции – всего на 100 мкм, а ширина уменьшается вдвое, так что число кристаллов на пластине, а также удельный съем мощности, увеличиваются в 1.6 раза.

Принципиальное преимущество рассмотренной каскодной схемы – при последовательном соединении транзисторов подсекций выходная емкость секции уменьшается вдвое, что означает удвоение произведения полосы на усиление. Таким образом, усиление такой двухэтажной секции на ЗдБ больше чем у традиционной схемы параллельного суммирования двух подсекций с той же полосой.

Fig. 1. Circuit and topology of cascode section with compensated voltage divider

Мы смоделировали свойства каскодной схемы с помощью измеренных характеристик подсекций. Двухэтажная секция эквивалентна транзистору с удвоенным пробивным напряжением, т. е. с удвоенным напряжением питания (14 В) и мощностью (Рис.2).

Рис. 2. ВАХ каскодной схемы и нагрузочная кривая при работе на частоте 10 ГГц.

Fig. 2. IV curves of cascode circuit and load line at operation on 10 GHz

Эпюры напряжения на электродах секции в режиме большого сигнала показаны на Рис.З. Видно, что использование делителя напряжения позволяет одновременно полностью открывать обе секции, обеспечивая, таким образом, режим высокого КПД. Плотность теплорассеяния в активной зоне та же, что в обычном транзисторе.

Верхняя секция работает с сильной ОС по току и напряжению, что обеспечивает слабое влияние ее разбросов на свойства транзистора. Сравнение максимально достижимого усиления одиночного транзистора и каскодной секции приведено на Рис.4. Там же показана типичная АЧХ усилителя на базе каскодной секции с простой согласующей цепью.

Последовательное включение двух и более подсекций позволяет увеличить оптимальный импеданс нагрузки, требуемый для получения максимальной мощности. Можно показать, что кристалл, содержащий две трехэтажные секции, будет иметь оптимальный импеданс нагрузки близкий к 50 Ом, т. е. может быть просто согласован по выходу со стандартной микрополосковой линией. При этом прибавка усиления составит 4.5 дБ. Повышение напряжения питания до 21 В делает возможным при небольшом уменьшении КПД использовать резистор обратной связи в цепи истока для стабилизации усиления.

Fig. 3. Voltage waveforms on sub-sections’ electrodes

Рис. 3. Эпюры напряжения на электродах подсекций в режиме максимальной мощности.

Puc. 4. Максимально достижимое усиление каскодной секции и одиночного транзистора.

Fig. 4. Maximal achievable gain of cascode circuit and single FET

Кристалл с уменьшенным числом секций не только имеет уменьшенную площадь, но и позволяет заметно сократить габариты гибридного усилителя на его основе за счет уменьшения размеров схем суммирования.

III.                                  Заключение

Предлагаемый подход к построению мощных СВЧ транзисторов позволит существенно уменьшить площадь кристалла транзистора и габариты гибридного усилителя в целом. Одновременно достигается рост усиления (пропорционально числу этажей) и понижение тока потребления. В настоящее время планируется экспериментальная проверка данной идеи.

CASCODE CIRCUIT OF HIGH-POWER MICROWAVE FET

Galdetskiy A. V.

FSUE «ISTOK»

2a Vokzalnaya, Fryazino, 141190, Russia

Ph.: (495) 465-86-20, e-mail: galdetskiy@mail.ru

Abstract – An opportunity of gain increase and transistor chip miniaturizing is considered using cascode circuit. Two- stage cascode circuit results in extra 3 dB small-signal gain.

I.                                        Introduction

As a rule the high-power internally matched FETs use summation of power of separate sections of the FET by means of Wilkinson bridges. Such connection of the sections provides identity of their regimes and effective summation of power. However it has some drawbacks. Gain of the whole transistor cannot exceed gain of single section. The layout of the sections in line significantly increases size of a chip while the area occupied by the transistor itself (mesa) doesn’t exceed 10 % of the area of a crystal. Parallel DC connection of the sections increases total current consuming and leads to increase in thickness of conductors and growth of dimensions of the power supply. Such multisection crystal is very low-impedance circuit for microwave signal that makes microwave matching rather complicated. To overcome the specified problems we consider some modification of series connection of the sections (cascode circuit).

II.                                 Cascode Section

Characteristic property of considered variant of cascade circuit (Fig.1) is use of capacitance divider setting voltage on each subsection (floor) of the circuit and allowing both transistors to open completely.

This design can be easily fabricated in a simple and compact topology: mesa-resistors are fabricated by the same mask as mesas etc. In comparison with conventional topology quantity of contact pads, vias, bonding wires is twice decreased. The length of the transistor chip increases on a length of subsection finger – on ~100 microns, and the width decreases twice. So the quantity of chips on a wafer, as also as output rf power density increase 1.6 times.

Main advantage of considered cascode circuit: at series connection of subsections total capacitance of the circuit decreases twice, that means doubling of bandwidth-gain product. Thus, gain of such two-storied section is 3 dB more than in conventional circuit of parallel summation of two subsections with the same bandwidth.

We have simulated properties of cascode circuit using the measured characteristics of subsections. The two-storeyed section is equivalent to FET with doubled breakdown voltage, I. e. with the doubled power supply voltage (14 V) and achievable output power (Fig.2).

Voltage waveforms on electrodes of section in large-signal regime are shown on Fig.3. It is evident, that use of capacitance divider allows both sections to be completely opened simultaneously, providing regime of high efficiency. Dissipated thermal density in active zone is the same, as in conventional circuit.

Comparison of maximal achievable gain of the single transistor and cascode section is shown on Fig.4.

Series connection of two and more subsections allows to increase the optimum impedance of output load required for maximal output power. Simulation shows, that a chip containing two three-storied sections, will have an optimal load impedance close to 50 Ohm, I. e. can be simply matched to standard output microstrip line. The increase in gain can achieve 4.5 dB in such design. Increase in power supply voltage up to 21 V makes possible the use small resistor connected in series to source for stabilization of gain.

III.                                      Conclusion

The considered design of powerful microwave FETs will allow reducing the area of transistor chip and dimensions of the hybrid amplifier as a whole. It also gives increase of gain (proportionally to number of floors) and decrease in a current of consumption. Now experimental check of the given idea is planned.

Источник: Материалы Международной Крымской конференции «СВЧ-техника и телекоммуникационные технологии», 2006г. 

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты