Введение в электронику: ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ

May 16, 2014 by admin Комментировать »

Логические схемы

Интегральные микросхемы семейства К-МОП серий CD40** и CD45** имеют напряжения питания от 3 до 20 В. Входное сопротивление очень большое (несколько мегаом), но выходной ток ограничен несколькими миллиамперами.

Цоколевка некоторых интегральных схем серии CD40** представлена на рис. 3.4.

Логические элементы И, И-НЕ и ИЛИ-НЕ (микросхемы CD4081, CD4011, CD4001)

Таблицы истинности данных логических вентилей приведены на рис. 3.5-3.7.

Рис. 3.7. Таблица истинности И С CD4001

Рис. 3.6. Таблица истинности ИС CD4011

Рис. 3.5. Таблица истинности ИС CD4081

Счетчики

В нескольких устройствах мы будем использовать микросхему CD 4017 (рис. 3.8).

Рис. 3.8. Десятичный счетчик-дешифратор CD4017

Данная интегральная схема представляет собой пятиразрядный счетчик Джонсона с дешифратором всех десяти его состояний.

Работа счетчика тактируется по передним фронтам импульсов, поступающих на вход СЮСК. Режим счета задается низким уровнем сигнала на входе V (CLOCK INHIBIT). При подаче на этот вход уровня логической 1 работа счетчика блокируется, и в нем сохраняется последнее достигнутое значение. Любой положительный импульс, поданный на вход RAZ, вызывает немедленный сброс счетчика в нуль, что индицируется появлением высокого уровня на выходе SO. Если высокий уровень сохраняется на входе RAZ, счетчик остается в нулевом состоянии даже при разрешенном режиме счета (вход СЮСК INHIBIT на низком уровне).

Когда на входы RAZ и V одновременно подается логический О, счетчик начинает работать, при этом с каждым тактом происходит последовательное перемещение единственной на все выходы логической 1 (то есть высокого уровня) с выхода Sn на выход Sn+1.

После появления логической 1 на выходе S9 следующим выходом автоматически будет выход SO.

Выход R счетчика предназначен для тактирования следующего счетчика при их каскадном соединении, то есть этот сигнал должен быть соединен со входом CLOCK второго счетчика того же типа. Последний из первоначального состояния SO переходит на S1, когда первый счетчик закончил первый цикл (переход от S9 до SO).

Действительно, выход R имеет высокий уровень, когда счетчик находится в состояниях SO, SI, S2, S3 и S4, и низкий – S5, S6, S7, S8 и S9. Положительный фронт сигнала на выходе R, возникающий при переходе счетчика из состояния S9 в SO, будет тактировать следующий счетчик.

Декодеры

К декодерам относят комбинационные микросхемы, осуществляющие преобразование кодов.

Типичным представителем И С декодеров является десятичный дешифратор CD4028, преобразующий так называемый двоично-десятичный код (BCD) в десятиразрядный позиционный (рис. 3.9).

Рис. 3.9. Цоколевка и таблица истинности И С CD4028

На входы дешифратора А, В, С D подается двоично-десятичный код. Функция дешифратора заключается в формировании на одном (и только на одном) из десяти выходов S0-S9, номер которого соответствует поступающему коду, логической 1. Если значение входного кода превышает десятичное значение 9 (1001 в двоичном представлении), на всех выходах будет логический 0 (низкий уровень).

В предлагаемых устройствах мы будем использовать также микросхему декодера CD4511, осуществляющую формирование семисегментного кода. Ее цоколевка приведена на рис. 3.10, а таблица истинности – на рис. 3.11.

Рис. 3.11. Таблица истинности ИС CD4511

Четырехразрядный двоично-десятичный код (BCD), задающий одно из десяти возможных значений, подается на входы А, В, С и D. Функция декодера заключается в формировании на выходах сигналов семисегментного кода для управления индикатором, который должен отображать одну из десяти цифр, соответствующих входному коду. Вход LT предназначен для тестирования декодера и индикатора. При подаче на него уровня логического 0 на всех выходах декодера установятся логические 1, независимо от состояния входов А, В, С, D. Вход BL может использоваться для гашения индикатора. Гашение происходит при подаче на вход BL логического 0. Для индикации следует подавать на него логическую 1.

Когда значение двоичного кода на входах А, В, С и D превышает максимально разрешенное для двоично-десятичного кода значение 1001 (соответствующее цифре 9 в десятичном представлении), все выходы переходят на низкий уровень: происходит гашение всех сегментов цифрового индикатора.

Наконец, на вход LE в режиме индикации необходимо подавать уровень логического 0. Если подать высокий уровень, индицироваться будет цифра, отображаемая на момент перехода, что обеспечивает возможность хранения информации. Данное значение сохраняется, даже если логические уровни входов изменяются. Подача на вход LE импульса с уровнем логического 0 гарантирует поступление во внутренний регистр декодера нового кода, его преобразование в семисегментный код и отображение новой цифры. Описанное свойство фиксации кода используется в многочисленных устройствах с цифровой индикацией, где происходит постоянный счет, и обеспечивает возможность «замораживания» индикации на период счета и мгновенное обновление числа по завершении счета. Это позволяет наблюдать данные без неприятных миганий.

Триггеры

К числу триггеров, которые мы будем применять, относится ИС CD4027.

Данная ИС (рис. 3.12) содержит два J-K-триггера, имеющих асинхронные входы сброса (RESET) и установки (SET). Чаще всего используют синхронный режим его работы. В этом случае на входы SET и RESET одновременно следует подать уровень логического 0. Из менение состояния триггера в этом режиме происходит по переднем) фронту тактового сигнала, подаваемого на вход СЮСК.

Рис. 3.12. Цоколевка и таблица переходов ИС CD4027 , Триггер имеет следующую логику переходов. Если его первоначальное состояние нулевое, то есть уровень на выходе Q низкий, тс в единичное состояние он сможет перейти, если только на вход J будет подана логическая 1. В этом случае уровень входа К значения не имеет, как видно из рисунка. Если на вход J подать логический 0, триггер остается в состоянии 0.

Если первоначальное состояние триггера единичное (уровень нг выходе Q высокий, то есть логическая 1), то он сможет перейти в нулевое состояние, если только на вход К будет подана логическая 1

Состояние входа J не будет иметь никакого значения. Если на входе К логический 0, триггер не реагирует на поступающие сигналы.

Разумеется, в упомянутых случаях на выходе Q всегда будет уровень, противоположный уровню выхода Q.

Каковы бы ни были уровни на J и К по заднему фронту тактового импульса, поступающего на вход CLOCK, никаких переключений не происходит.  _

Состояние выходов Q и Q может быть изменено в любое время и независимо от тактового сигнала, за счет подачи логических 1 на входы SET или RESET. Это асинхронный режим работы триггера. Входы SET и RESET имеют приоритет перед входами J и К, действующими только в синхронном режиме. Таким образом, следующие правила действительны при любых уровнях входов J и К:

•           когда на вход S (SET) подается логическая 1, а на входе R (RESET) – логический 0, триггер и соответственно выход Q немедленно переходят в единичное состояние, а выход Q – в состояние логического 0;

•           если на вход R подается логическая 1, а на bxozi_S – логический 0, триггер и выход Q примут значение 0, а выход Q- значение логической 1;

•           если одновременно подать на входы R и S логические 1, на выходах Q и Qбудут логические единицы.

Интегральные схемы для усиления и генерации звука

Усилитель низкой частоты ТВА820М

Среди аудиоусилителей малой мощности микросхема ТВА820М (рис. 3.13) занимает особое место благодаря тому, что практически не требует настройки и для ее функционирования необходимо небольшое количество дополнительных компонентов.

Питание И С ТВА820 может осуществляться напряжением от 3 до 16 В, при этом обеспечивается выходная мощность 1,2-2,0 Вт.

Трехтоновый генератор музыкальной частоты SAB0600

Речь идет о часто применяемой интегральной схеме (рис. 3.14). Благодаря совпадению нисходящих гармоник она генерирует три последовательные музыкальные ноты с мелодичным эффектом. Число компонентов, необходимых для ее функционирования, очень невелико.

Рис. 3.13. Цоколевка ИС ТВА820М

Рис. 3.14. Цоколевка ИС SAB0600

Популярные интегральные микросхемы

Схема операционного усилителя широкого применения μΑ741 пред ставлена на рис. 3.15.

Рис. 3.15. Операционный усилитель μΑ741

Он может работать в различных функциональных узлах, в том чис ле и как компаратор напряжения (рис. 3.16).

Рис. 3.16. Компаратор напряжения на ИС μΑ741

Многие приложения требуют применения не одного, а двух операционных усилитёлей. В этом случае целесообразно использовать ИС LM358 (рис. 3.17) с двумя операционными усилителями в одном корпусе. Каждый из них функционирует аналогично ИС μΑ741.

Рис. 3.17. Сдвоенный операционный усилитель LM358

Для задания временных интервалов и генерации импульсов лучше воспользоваться недорогой специализированной микросхемой таймера ΝΕ555 (рис. 3.18).

Длительность формируемого импульса определяется следующей формулой:

Рис. 3.18. Микросхема таймера ΝΕ555

Декодер тонального вызова SSI202

Данная ИС (рис. 3.19) используется в одном из устройств, связанных с телефонией. Принцип ее работы следующий.

Декодируемые аналоговые сигналы подаются на вход ANALOG.IN. Если постоянная составляющая сигнала ниже напряжения питания, то он может подаваться на вход микросхемы непосредственно, если выше – необходим разделительный конденсатор емйостью примерно 0,1 мкФ (блокирующий постоянную составляющую). Уровень сигнала должен быть в пределах от -32 до -2 дБ. Входное сопротивление ИС по аналоговому входу составляет 100 кОм, входная емкость – 15 пФ.

Тактовые импульсы для работы ИС генерируется внутренним генератором. Ча-. стота задается кварцевым резонатором на 3,579545 МГц (аналогичный используется и для ИС ТСМ5089). Кварц подключается к выводам Χ и Хоит. Для нормальной работы генератора необходимо параллельно кварцу подключить резистор 1 МОм. Функционирование внутреннего тактового генератора разрешается подачей логической 1 на вход ΧΕΝ. Логический 0 запрещает работу внутреннего генератора.

При работе от внешнего тактового генератора синхросигнал подается на вход АТВ. В частном случае внешний тактовый сигнал может формировать другая ИС SSI202. В этой схеме «управляемая» SSI202 должна быть конфигурирована следующим образом:

•          на входе ΧΙΝ должен быть высокий уровень;

•          на входе ΧΕΝ должен быть низкий уровень (логический 0);

•           вывод АТВ (в данном случае вход) подключается к выходу АТВ «управляющей» интегральной схемы.

Интегральная микросхема SSI202 имеет два режима декодирования. Если на входе НЕХ/В28 высокий уровень, декодирование осуществляется в традиционной шестнадцатеричной системе в соответствии с четырьмя первыми колонками таблицы (рис. 3.20). При подаче на этот вход уровня логического 0 декодирование производится в соответствии с четырьмя последними колонками той же таблицы.

В последнем случае клавиатура разделяется на две группы клавишей по восемь в каждой:

•           клавиши верхней части – 1,2,3, А, 4,5, 6, В, которым соответствуют двоичные коды от 0000 до 0111;

•           клавиши нижней части – 7, 8, 9, С, *, 0, #, D, с кодами от 1000 до 1111.

Рис. 3.20. Таблица кодирования

Соответствие частот и клавишей показано на рис. 3.21. Временные’ диаграммы работы микросхемы изображены на рис. 3.22.

Рис. 3.21. Матрица частотного кодирования

Микросхема имеет специальный управляющий вход IN1633, при подаче на который логической 1 происходит «нейтрализация» клавишей А, В, С и D (колонка, соответствующая 1633 Гц), не входящих В обычную телефонную клавиатуру. При подаче логического 0 микросхема будет декодировать все 16 клавишей клавиатуры.

Декодированные коды выдаются на выходы Dl, D2, D4, D8, активные при высоком уровне на входе EN. Если этот вход остается на низком уровне, выходы переходят в высокоимпедансное (третье) состояние.

Рис. 3.22. Временные диаграммы работы

Декодированный сигнал появляется с задержкой около 25 мс после поступления сигнала на аналоговый вход и исчезает (выходы переходят в третье состояние) также с задержкой 35-40 мс.

Выход DV индицирует окончание декодирования. Если результат декодирования признан действительным, на выходе DV появляется логическая 1. Логический 0 появляется с небольшой задержкой вслед за прерыванием входного аналогового сигнала. Но переход на низкий уровень осуществляется всегда до перехода в третье состояние выходов Di.

Сигнал на выходе DV может быть переведен на низкий уровень после подтверждения результата декодирования подачей на вход CLRDV логической 1. В этом случае выход DV немедленно переходит на низкий уровень, даже если на аналоговый вход еще поступает сигнал.

ИС цифрового светодиодного индикатора с общим катодом MAN74A

Цоколевка ИС MAN74A показана на рис. 3.23.

Источник: Фигьера Б., Кноэрр Р., Введение в электронику: Пер. с фр. М.: ДМК Пресс, 2001. – 208 с.: ил. (В помощь радиолюбителю).

Оставить комментарий

микросхемы мощности Устройство импульсов питания пример приемника провода витков генератора выходе напряжение напряжения нагрузки радоэлектроника работы сигнал сигнала сигналов управления сопротивление усилитель усилителя усиления устройства схема теория транзистора транзисторов частоты